介绍一种基于CSMC0.5 μm工艺的低温漂高电源抑制比带隙基准电路。本文在原有Banba带隙基准电路的基础上,通过采用共源共栅电流镜结构和引入负反馈环路的方法,大大提高了整体电路的电源抑制比。 Spectre仿真分析结果表明:在-40~100 ℃的温度范围内,输出电压摆动仅为1.7 mV,在低频时达到100 dB以上的电源抑制比(PSRR),整个电路功耗仅仅只有30 μA。可以很好地应用在低功耗高电源抑制比的LDO芯片设计中。
上传时间: 2013-10-26
上传用户:thesk123
介绍一种高电源抑制比带隙基准电路的设计与验证
上传时间: 2013-10-07
上传用户:642778338
基于SMIC0.35 μm的CMOS工艺,设计了一种高电源抑制比,同时可在全工艺角下的得到低温漂的带隙基准电路。首先采用一个具有高电源抑制比的基准电压,通过电压放大器放大得到稳定的电压,以提供给带隙核心电路作为供电电源,从而提高了电源抑制比。另外,将电路中的关键电阻设置为可调电阻,从而可以改变正温度电压的系数,以适应不同工艺下负温度系数的变化,最终得到在全工艺角下低温漂的基准电压。Cadence virtuoso仿真表明:在27 ℃下,10 Hz时电源抑制比(PSRR)-109 dB,10 kHz时(PSRR)达到-64 dB;在4 V电源电压下,在-40~80 ℃范围内的不同工艺角下,温度系数均可达到5.6×10-6 V/℃以下。
上传时间: 2014-12-03
上传用户:88mao
摘要:采用共源共栅运算放大器作为驱动,设计了一种高电源抑制比和低温度系数的带隙基准电压源电路,并在TSMC0.18Um CMOS工艺下,采用HSPICE进行了仿真.仿真结果表明:在-25耀115益温度范围内电路的温漂系数为9.69伊10-6/益,电源抑制比达到-100dB,电源电压在2.5耀4.5V之间时输出电压Vref的摆动为0.2mV,是一种有效的基准电压实现方法.关键词:带隙基准电压源;电源抑制比;温度系数
上传时间: 2013-11-19
上传用户:王成林。
一种无运放的高电源抑制比基准电压源设计
标签: 电源抑制
上传时间: 2021-10-17
上传用户:kingwide
本文针对传统仪用放大电路的特点,介绍了一种高共模抑制比仪用放大电路,引入共模负反馈,大大提高了通用仪表放大器的共模抑制能力。
上传时间: 2013-11-10
上传用户:lingfei
%直接型到并联型的转换 % %[C,B,A]=dir2par(b,a) %C为当b的长度大于a时的多项式部分 %B为包含各bk的K乘2维实系数矩阵 %A为包含各ak的K乘3维实系数矩阵 %b为直接型分子多项式系数 %a为直接型分母多项式系数 %
上传时间: 2014-01-19
上传用户:lizhen9880
直接型到级联型的形式转换 % [b0,B,A]=dir2cas(b,a) %b 为直接型的分子多项式系数 %a 为直接型的分母多项式系数 %b0为增益系数 %B 为包含各bk的K乘3维实系数矩阵 %A 为包含各ak的K乘3维实系数矩阵 %
上传时间: 2013-12-29
上传用户:agent
B树及其B+树的实现代码,支持模版(数据类型,M值)
上传时间: 2016-02-21
上传用户:jhksyghr
搜集的关于高精度电源设计的一些资料,很实用
上传时间: 2013-12-31
上传用户:时代电子小智